"); //-->
AD9959调试总结
1 原理图AD9959具有良好的带宽性能和极好的窄带无杂散噪声性能,每个通道具有独立的10位DAC,32位频率控制字FTW,14位相位控制字POW以及10位幅度控制字AFW。芯片内部集成PLL,可以提供4-20倍的倍频,最高支持500Mhz主频。使用晶振的频率必须在20-30Mhz内。
光纤水听器采集板采用AD9959实现四通道时钟输出功能,要求一通道输出100Mhz,二通道为100.3Mhz,三通道为30Khz,四通道为30Khz,原理图设计如下所示。
2 引脚设置
1. RESET拉低输出。
2. POWERDOWN功能未使用需拉低。
3. 选用单比特两线串行通信方式,SDIO3需接地或置0,不能悬空。
4. DAC_RSEI外接1.91K电阻接地来设置DAC最大输出电流,约为10mA;
5. LOOP_FILTER通过680pf电容和0欧姆电阻接AVDD。
6. AD9959输出的为电流信号,须通过电阻接AVDD。
3 配置接口AD9959具有灵活的串行接口,兼容ADI公司早期的DDS芯片接口。串行通信接口分别为SDIO0-SDIO3,除SDIO0外,其他串行数据线在未被编辑为串行总线时可以用来进行调制控制。
AD9959支持4种工作,分别为单比特两线方式,单比特三线方式,2比特串行方式和4比特串行方式,本次采用了常用的单比特两线方式,即只需要SCLK和SDIO_0即可完成通信。
序号 |
引脚 |
描述 |
47 |
/CS |
片选信号,低电平有效。 |
46 |
I/O_UPDATE |
寄存器激活有效,上升沿有效。 |
48 |
SCLK |
串行接口时钟。 |
50 |
SDIO_0 |
串行数据通信线。 |
40 |
P0 |
通道0调制控制引脚。 |
41 |
P1 |
通道1调制控制引脚。 |
AD9959存在三种工作方式,分别为单频信号、扫描信号、调制信号。
5 单频工作模式单频模式是AD9959最基本的工作模式,在该工作模式下,芯片产生一个频率、相位、幅度可控且恒定的正弦信号。
6 调制工作模式 6.1 幅度调制1. 配置工作通道寄存器CSR
a) 根据手册中说明CSR寄存器是唯一一个不需要I/O_UPDATE寄存器激活的寄存器,即设即有效。
b) AD9959存在四组同地址的寄存器,对应相应的通道,对相应通道设置之前需要先设置CSR寄存器。
c) 串行通信方式采用单比特两线方式,通信格式采用默认的高字节优先方式MSB。
2. 设置功能寄存器FR1
a) 功能寄存器主要完成PLL参数设置及调制参数设置。
b) PLL倍频系数可以设置为4-20,本次调试采用100Mhz输入时钟,倍频系数为5,系统时钟为500Mhz。
c) FR1[9:8]设置为00,即2级调制。
3. 设置通道功能寄存器CFR
a) 该寄存器主要完成了调制方式的选择,本次调试中选择了01为幅度调制。
b) 设置DAC输出电流控制,选择11,满量程输出。
4. 设置频率控制字CFTW0
a) CFTW寄存器为32位,与输出频率的关系如下所示。
fs为系统时钟,即500Mhz,可根据输出频率进行相应的计算。
5. 设置频率控制字CW1
CW1为第二频率字,当选择2级调制模式,外部管教P0-P3分别对应CH0-CH3,当P0为0的时候CFTW0关闭,当P0为1时,CW1无效。因此需要进行相应的置位,本次调制设置为0x0。
6. 设置幅度控制寄存器ACR
a) ACR寄存器主要用于控制倍幅器的使能及参数设置。
b) ACR[12]控制倍幅器使能,设置为1,则倍幅器进入自动工作模式。
c) ACR[9:0]为幅度比例因子设置为全1。
7 调制过程中遇到的问题1. 在首次使用AD9959时,SYNC_CLK有输出,但四个通道均无输出,经检查是因为MASTER_RESET和PWR_DWN_CTL引脚未接地,SDIO3未接地。
2. 在作ASK调制时,亦无输出信号,或偶尔会有正确输出,固件人员将0x04和0x0A寄存器配置成相同的参数后,有固定输出但幅值不对。经检查,FSK、PSK、ASK分别由CFTW(0x04)、CPOW(0x05)、ACR(0x06)控制,无ASK调制输出是因为ACR未配置。
8 遇到问题请按照以下步骤检查您的电路:请按照以下步骤检查您的电路:
请先在管脚位置测量电源电压大小,控制信号电压,时钟电平是否正确,电压幅度是否在数据手册的范围内,尤其是RESET,POWER DOWN等管脚的逻辑状态。如果一切正常,请做如下检查。
1,查看SYNC_CLK信号输出管脚,请测量此管脚的信号。看其输出频率是否正确,如果此管脚输出异常,请重复仔细检查硬件连接,电源和时钟输入。
2,如果SYNC_CLK正常,请检查寄存器的读写时序,这包括控制信号和数据信号的电平是否正确。判断寄存器读写是否正确的方法包括,可以改变内部锁相环的倍频系数,然后观察SYNC_CLK管脚的输出频率变化。另外的方法是在写完寄存器以后再读出寄存器的值,检查是否写入的寄存器值和读出的值相同。如果读写寄存器存在问题,请使用逻辑分析仪检查时序。
3,检查寄存器的值是否配置正确,这可以使用ADI网站上AD9959的评估板软件来帮助您设计计算寄存器的值。
4,这里需要提到的是很多常见的硬件连接的问题是DDS输出管脚的接法。大部分的DDS的输出都是差分电流输出,所以请特别注意DDS的输出连接。
1)请注意IOUT和/IOUT输出需要接电阻到AVDD。请参考芯片的数据手册和评估板原理图。
2)IOUT和/IOUT的端接电阻的大小要满足满量程电流在电阻上建立 的电压小于数据手册上的Voltage Compliance Range。
3)IOUT和/IOUT的端接阻抗要相同,不能将其中一个悬空。请参考评估板的接法。
*博客内容为网友个人发布,仅代表博主个人观点,如有侵权请联系工作人员删除。